ERC-IIITH / ERC-IIITH/Verilog-Library
Gates
オープン
good first issue
- 主要言語
- Verilog
- スター
- 4
- フォーク
- 11
- PR マージ指標
- 30日以内にマージされた PR はありません
説明
2 input AND, OR, NAND, NOR, XOR and XNOR gates and NOT gate
RTL model using operators and structural model using gate primitives
File structure example
> nand
>> nand_struct.v
nand_struct_tb.v
nand_rtl.v
nand_rtl_tb.v
where `_struct` is for the structural model and `_rtl` for the RTL model
This issue can be broken down and solved in multiple PRs.
コントリビューションガイド
評価
この issue はまだ評価されていません。