オーナー

f4pga

索引済みのリポジトリ 6 件 · GitHub で見る

prjxray
Documenting the Xilinx 7-series bit-stream format.

Python · スター 914 個
f4pga-arch-defs
FOSS architecture definitions of FPGA hardware useful for doing PnR device generation.

Jupyter Notebook · スター 314 個
ideas
Random ideas and interesting ideas for things we hope to eventually do.

スター 86 個
prjuray
Documenting the Xilinx Ultrascale, Ultrascale+ and UltraScale MPSoC series bit-stream format.

SystemVerilog · スター 84 個
f4pga-website

SCSS · スター 3 個
actions
GitHub Actions to be reused in CI workflows

Python · スター 2 個

オープンすべて

オープンの issue を 512 件索引しました

Create a netlistsvg skin with routing muxes and logic muxes オープン

arch-* in-progress type-docs type-sim

f4pga/f4pga-arch-defs#1 · コメント 7 件 · リアクション 0 件 · 担当者 1 名 · 2026年9月15日に索引
Generate module block diagrams with symbolator オープン

help wanted

f4pga/f4pga-arch-defs#7 · コメント 0 件 · リアクション 0 件 · 担当者 0 名 · 2026年9月15日に索引
Generate pb_type.xml and model.xml from Verilog オープン

in-progress lang-python lang-xml type-defs type-sim

f4pga/f4pga-arch-defs#8 · コメント 3 件 · リアクション 0 件 · 担当者 0 名 · 2026年9月15日に索引
Write tests for the sim.v in some way. オープン

help wanted type-sim

f4pga/f4pga-arch-defs#9 · コメント 1 件 · リアクション 0 件 · 担当者 0 名 · 2026年9月15日に索引
Create a lot more tests for place and route オープン

arch-* help wanted

f4pga/f4pga-arch-defs#15 · コメント 1 件 · リアクション 0 件 · 担当者 0 名 · 2026年9月15日に索引
Create a "clock generator" tool オープン

arch-* help wanted lang-python type-utils

f4pga/f4pga-arch-defs#16 · コメント 0 件 · リアクション 0 件 · 担当者 0 名 · 2026年9月15日に索引
All of these functions involve a fairly large number of calls to Yosys オープン

todo :spiral_notepad:

f4pga/f4pga-arch-defs#41 · コメント 0 件 · リアクション 0 件 · 担当者 1 名 · 2026年9月15日に索引
Change to using `specify` blocks for providing timing information. オープン

arch-* lang-verilog type-sim

f4pga/f4pga-arch-defs#55 · コメント 3 件 · リアクション 0 件 · 担当者 0 名 · 2026年9月15日に索引
Figure out how to write unit tests for the sim.v files. オープン

help wanted type-sim

f4pga/f4pga-arch-defs#59 · コメント 6 件 · リアクション 0 件 · 担当者 0 名 · 2026年9月15日に索引
Create a style guide for the sim.v files. オープン

help wanted type-docs type-sim

f4pga/f4pga-arch-defs#60 · コメント 0 件 · リアクション 0 件 · 担当者 0 名 · 2026年9月15日に索引
Make all the Python files importable オープン

help wanted lang-python

f4pga/f4pga-arch-defs#61 · コメント 2 件 · リアクション 0 件 · 担当者 0 名 · 2026年9月15日に索引
Python scripts should only create output on success オープン

help wanted lang-python type-utils

f4pga/f4pga-arch-defs#62 · コメント 2 件 · リアクション 0 件 · 担当者 0 名 · 2026年9月15日に索引
Make sure that the yosys generated output is deterministic オープン

arch-* lang-python lang-verilog type-defs type-sim type-utils

f4pga/f4pga-arch-defs#63 · コメント 1 件 · リアクション 0 件 · 担当者 1 名 · 2026年9月15日に索引
Make sure all dependencies are documented and available in the conda environment オープン

arch-* dependencies type-build type-docs

f4pga/f4pga-arch-defs#69 · コメント 6 件 · リアクション 1 件 · 担当者 0 名 · 2026年9月15日に索引
Refactor mux_gen util to be less one large file オープン

help wanted lang-python type-utils

f4pga/f4pga-arch-defs#70 · コメント 0 件 · リアクション 0 件 · 担当者 0 名 · 2026年9月15日に索引
Add something to the empty.svg オープン

type-defs type-sim type-utils

f4pga/f4pga-arch-defs#73 · コメント 0 件 · リアクション 0 件 · 担当者 1 名 · 2026年9月15日に索引
Describe the DSP primitives in the Xilinx Series 7 オープン

arch-xc7 in-progress lang-verilog lang-xml type-defs type-sim

f4pga/f4pga-arch-defs#81 · コメント 1 件 · リアクション 0 件 · 担当者 1 名 · 2026年9月15日に索引
Port the iCE40 CLB to Verilog and generate the pb_type from it オープン

arch-ice40 help wanted lang-verilog lang-xml todo :spiral_notepad: type-defs type-sim

f4pga/f4pga-arch-defs#92 · コメント 3 件 · リアクション 0 件 · 担当者 0 名 · 2026年9月15日に索引
Create a Python library for generating VtR arch.xml file オープン

arch-* enhancement lang-python lang-verilog lang-xml type-defs type-sim type-utils

f4pga/f4pga-arch-defs#99 · コメント 7 件 · リアクション 0 件 · 担当者 4 名 · 2026年9月15日に索引
Pylint (or similar) on all python code as part of CI オープン

arch-* lang-python type-build type-utils

f4pga/f4pga-arch-defs#102 · コメント 6 件 · リアクション 0 件 · 担当者 1 名 · 2026年9月15日に索引
rr_graph import: clean up pin import オープン

arch-* in-progress lang-python type-utils

f4pga/f4pga-arch-defs#104 · コメント 0 件 · リアクション 0 件 · 担当者 0 名 · 2026年9月15日に索引
Investigate cocotb import オープン

arch-* dependencies type-sim

f4pga/f4pga-arch-defs#111 · コメント 0 件 · リアクション 0 件 · 担当者 1 名 · 2026年9月15日に索引
Make cocotb Makefile use the make/types system オープン

arch-* dependencies lang-makefile third-party type-build type-sim

f4pga/f4pga-arch-defs#112 · コメント 0 件 · リアクション 0 件 · 担当者 0 名 · 2026年9月15日に索引
Get the LUT cascade on ice40 working オープン

arch-ice40 lang-verilog lang-xml type-defs

f4pga/f4pga-arch-defs#139 · コメント 2 件 · リアクション 0 件 · 担当者 1 名 · 2026年9月15日に索引
Get the carry chain on ice40 working オープン

arch-ice40 lang-xml type-defs

f4pga/f4pga-arch-defs#140 · コメント 1 件 · リアクション 0 件 · 担当者 1 名 · 2026年9月15日に索引
Describe the DSP primitives in the iCE40 UP5K オープン

arch-ice40 lang-verilog lang-xml type-defs type-sim

f4pga/f4pga-arch-defs#142 · コメント 1 件 · リアクション 0 件 · 担当者 1 名 · 2026年9月15日に索引
Create a LUT init permutation test オープン

arch-base arch-ice40 arch-test lang-verilog lang-xml type-defs

f4pga/f4pga-arch-defs#143 · コメント 0 件 · リアクション 0 件 · 担当者 0 名 · 2026年9月15日に索引
Create an ice40 test for the packing of different types of flip flops together オープン

arch-ice40 help wanted lang-verilog type-defs

f4pga/f4pga-arch-defs#144 · コメント 3 件 · リアクション 0 件 · 担当者 0 名 · 2026年9月15日に索引
Write a test for the ice40 sb_carry block オープン

arch-ice40 help wanted lang-cocotb lang-verilog lang-xml type-sim

f4pga/f4pga-arch-defs#146 · コメント 0 件 · リアクション 0 件 · 担当者 0 名 · 2026年9月15日に索引
Create a "huge counter" stress test オープン

arch-ice40 lang-verilog

f4pga/f4pga-arch-defs#153 · コメント 0 件 · リアクション 0 件 · 担当者 1 名 · 2026年9月15日に索引
Import the arachne-pnr ice40 test suite オープン

arch-ice40

f4pga/f4pga-arch-defs#154 · コメント 0 件 · リアクション 0 件 · 担当者 0 名 · 2026年9月15日に索引
Create a "global reset" stress test for ice40 オープン

arch-ice40 lang-verilog

f4pga/f4pga-arch-defs#155 · コメント 0 件 · リアクション 0 件 · 担当者 1 名 · 2026年9月15日に索引
Get a proper model of the iCE40 IO tile into VPR オープン

arch-ice40 enhancement in-progress lang-verilog lang-xml type-defs

f4pga/f4pga-arch-defs#158 · コメント 1 件 · リアクション 0 件 · 担当者 1 名 · 2026年9月15日に索引
Generate the iCE40 routing graph rather than importing from icebox オープン

arch-ice40 in-progress lang-python lang-xml type-vpr

f4pga/f4pga-arch-defs#159 · コメント 4 件 · リアクション 0 件 · 担当者 1 名 · 2026年9月15日に索引
Import iCE40 timing information from icestorm オープン

arch-ice40 enhancement in-progress lang-python lang-xml type-vpr

f4pga/f4pga-arch-defs#160 · コメント 1 件 · リアクション 0 件 · 担当者 1 名 · 2026年9月15日に索引
Clean up the iCE40 global network when importing from icebox オープン

arch-ice40 enhancement lang-python lang-xml type-vpr

f4pga/f4pga-arch-defs#161 · コメント 0 件 · リアクション 0 件 · 担当者 1 名 · 2026年9月15日に索引
Generate netlistsvg images for each a sim model's modes オープン

arch-* lang-verilog type-sim type-utils

f4pga/f4pga-arch-defs#167 · コメント 0 件 · リアクション 0 件 · 担当者 0 名 · 2026年9月15日に索引
Figure out how to deal with "negative clock edges" in interconnect オープン

arch-* arch-ice40 lang-python lang-verilog lang-xml type-defs type-sim

f4pga/f4pga-arch-defs#168 · コメント 0 件 · リアクション 0 件 · 担当者 0 名 · 2026年9月15日に索引
vlog_to_pbtype.xml tool outputting delay information for unconnected nets. オープン

arch-* lang-python lang-verilog lang-xml type-defs type-sim type-utils

f4pga/f4pga-arch-defs#170 · コメント 0 件 · リアクション 0 件 · 担当者 0 名 · 2026年9月15日に索引
Remove the 'virt' from the ice40 device name オープン

arch-ice40 type-defs

f4pga/f4pga-arch-defs#177 · コメント 0 件 · リアクション 0 件 · 担当者 0 名 · 2026年9月15日に索引
ice40_import_routing_from_icebox: Remove duplicate info of ram pin offsets オープン

arch-ice40 lang-python type-defs type-utils

f4pga/f4pga-arch-defs#179 · コメント 0 件 · リアクション 0 件 · 担当者 0 名 · 2026年9月15日に索引
Write a Python library for decoding Xilinx Series 7 wire names オープン

arch-xc7 good first issue help wanted lang-python type-utils

f4pga/f4pga-arch-defs#181 · コメント 9 件 · リアクション 0 件 · 担当者 0 名 · 2026年9月15日に索引
Generate rr_graph file from routing data in Project Trellis オープン

lang-python lang-xml type-utils type-vpr

f4pga/f4pga-arch-defs#193 · コメント 2 件 · リアクション 0 件 · 担当者 0 名 · 2026年9月15日に索引
Improve the performance of the `ice40_import_routing_from_icebox.py` tool オープン

arch-ice40 lang-python lang-xml type-utils

f4pga/f4pga-arch-defs#196 · コメント 2 件 · リアクション 0 件 · 担当者 0 名 · 2026年9月15日に索引
PCF flags: review behavior by parser オープン

arch-ice40 lang-python lang-verilog type-benchmark type-build

f4pga/f4pga-arch-defs#202 · コメント 0 件 · リアクション 0 件 · 担当者 0 名 · 2026年9月15日に索引
Add timing constraints for all tests オープン

arch-ice40 lang-verilog type-benchmark

f4pga/f4pga-arch-defs#203 · コメント 0 件 · リアクション 0 件 · 担当者 0 名 · 2026年9月15日に索引
Create a "pretty printer" for the VTR .net file format オープン

arch-* lang-python lang-xml type-vpr

f4pga/f4pga-arch-defs#209 · コメント 3 件 · リアクション 0 件 · 担当者 0 名 · 2026年9月15日に索引
Remove .d output from utils/deps_xml.py once Makefile system is deprecated completely オープン

f4pga/f4pga-arch-defs#218 · コメント 0 件 · リアクション 0 件 · 担当者 0 名 · 2026年9月15日に索引
Convert all instances of comma seperate lists in CMake to semi-colon separated lists オープン

f4pga/f4pga-arch-defs#219 · コメント 0 件 · リアクション 0 件 · 担当者 0 名 · 2026年9月15日に索引
Find a CMake formatter that works オープン

f4pga/f4pga-arch-defs#220 · コメント 0 件 · リアクション 0 件 · 担当者 0 名 · 2026年9月15日に索引

f4pga

新しい issue をメールで受け取る