AXI crossbar DV - V1 signoff
オープン
まだ誰も着手していません。
- 主要言語
- SystemVerilog
- スター
- 38
- フォーク
- 21
- 平均マージ
- 2日 23時間
- マージ済み PR（30日）
- 14
説明
この issue には説明がありません。
コントリビューションガイド
このリポジトリのコントリビューションガイドは索引されていません
はじめの一歩
- issue を最後まで読み、次にプロジェクトのコントリビューションガイドを読みます。
- 着手することを issue にコメントします — 二人が同じ作業をするのを防げます。
- リポジトリをフォークし、ブランチを切って変更します。
- issue 番号を参照したプルリクエストを送ります。
調査の方向性
issue本文には、ファイル、テスト、エントリーポイント、受け入れ基準が記載されていません。開始する前に、AXI crossbar DVの作業がどこにあるのか、V1 signoffに何が必要なのか、どの検証結果を完了の基準とするのかをmaintainersに確認してください。
索引モデルが issue の本文から書いたものです。
評価
- 領域
- embedded-iot, testing-qa
- issue の種類
- 機能追加
- 難易度
- 5/5
- 見積もり時間
- 1週間以上
- 活発さ
- 静か
- 明瞭さ
- 説明が足りない
- 初心者へのやさしさ
- 20/100