chipsalliance/python-fpga-interchange

Auf GitHub ansehen

Python interface to FPGA interchange format

Sterne: 41
Forks: 12
Offene Anfänger-Issues: 0
Indexierte Issues: 19

Vorherrschende Sprache: Python
Lizenz: ISC
Letzter GitHub-Push: 19.10.2022
Zuletzt indexiert: 15.9.2026
Beitragsleitfaden: Kein Beitragsleitfaden
Verhaltenskodex: Verhaltenskodex
Anfänger-Labels: Keine Anfänger-Labels indexiert
PR-Merge-Kennzahlen: Keine gemergten PRs in 30 T.

Offen Alle

Bisher 19 offene Issues indexiert

Need canonical storage solution to ensure binary consistency Offen

chipsalliance/python-fpga-interchange#8 · 2 Kommentare · 0 Reaktionen · 0 zugewiesene Personen · Indexiert am 15.9.2026
Remove rapidyaml git+https in requirements once rapidyaml is in PyPi Offen

chipsalliance/python-fpga-interchange#11 · 0 Kommentare · 0 Reaktionen · 0 zugewiesene Personen · Indexiert am 15.9.2026
Add XML support to plaintext FPGA interchange Offen

chipsalliance/python-fpga-interchange#29 · 0 Kommentare · 0 Reaktionen · 0 zugewiesene Personen · Indexiert am 15.9.2026
Improve YAML anchor names Offen

enhancement

chipsalliance/python-fpga-interchange#30 · 0 Kommentare · 0 Reaktionen · 0 zugewiesene Personen · Indexiert am 15.9.2026
Optimize node and pip walking Offen

chipsalliance/python-fpga-interchange#31 · 0 Kommentare · 0 Reaktionen · 0 zugewiesene Personen · Indexiert am 15.9.2026
Requiring a NULL tile at (0, 0) is Xilinx-specific Offen

chipsalliance/python-fpga-interchange#34 · 5 Kommentare · 0 Reaktionen · 0 zugewiesene Personen · Indexiert am 15.9.2026
Setup automatic publishing packages to PyPI Offen

chipsalliance/python-fpga-interchange#35 · 2 Kommentare · 0 Reaktionen · 1 zugewiesene Person · Indexiert am 15.9.2026
Replace local license checks with the SymbiFlow/actions/checks@main action Offen

chipsalliance/python-fpga-interchange#59 · 1 Kommentar · 0 Reaktionen · 0 zugewiesene Personen · Indexiert am 15.9.2026
Invalid DCP when the BUFG route-thru is used Offen

chipsalliance/python-fpga-interchange#61 · 0 Kommentare · 0 Reaktionen · 0 zugewiesene Personen · Indexiert am 15.9.2026
Cleaner nextpnr BBA generation Offen

enhancement

chipsalliance/python-fpga-interchange#66 · 2 Kommentare · 0 Reaktionen · 0 zugewiesene Personen · Indexiert am 15.9.2026
Add FASM generator testing Offen

chipsalliance/python-fpga-interchange#79 · 0 Kommentare · 0 Reaktionen · 0 zugewiesene Personen · Indexiert am 15.9.2026
Allow patching of StringIdx values Offen

enhancement

chipsalliance/python-fpga-interchange#81 · 0 Kommentare · 0 Reaktionen · 0 zugewiesene Personen · Indexiert am 15.9.2026
Allow patching of lists Offen

chipsalliance/python-fpga-interchange#82 · 0 Kommentare · 0 Reaktionen · 0 zugewiesene Personen · Indexiert am 15.9.2026
Add support to emit VTR XML architecture file Offen

chipsalliance/python-fpga-interchange#101 · 0 Kommentare · 0 Reaktionen · 0 zugewiesene Personen · Indexiert am 15.9.2026
XDC constraints attributes on cells/ports missing from the netlists Offen

chipsalliance/python-fpga-interchange#109 · 1 Kommentar · 0 Reaktionen · 0 zugewiesene Personen · Indexiert am 15.9.2026
Issues trying to create YAML device file from example Offen

chipsalliance/python-fpga-interchange#117 · 4 Kommentare · 0 Reaktionen · 0 zugewiesene Personen · Indexiert am 15.9.2026
FASM generators: add LUTRAM support for xc7 Offen

chipsalliance/python-fpga-interchange#128 · 0 Kommentare · 0 Reaktionen · 0 zugewiesene Personen · Indexiert am 15.9.2026
AttributeError when converts IF to json Offen

chipsalliance/python-fpga-interchange#162 · 0 Kommentare · 0 Reaktionen · 0 zugewiesene Personen · Indexiert am 15.9.2026
VPR generates warnings about missing timing in testarch Offen

chipsalliance/python-fpga-interchange#166 · 0 Kommentare · 0 Reaktionen · 0 zugewiesene Personen · Indexiert am 15.9.2026

chipsalliance/python-fpga-interchange

Neue Issues direkt in Ihr Postfach