Xilinx/Embedded-Design-Tutorials

Ver en GitHub

Estrellas: 172
Forks: 70
Issues abiertos para principiantes: 0
Issues indexados: 10
Merge medio: 9 min
PR fusionados (30 d): 1

Lenguaje dominante: Sin datos de lenguaje
Licencia: MIT
Último push a GitHub: 15/9/2026
Última indexación: 20/9/2026
Guía de contribución: Sin guía de contribución
Código de conducta: Sin código de conducta
Etiquetas para principiantes: Sin etiquetas para principiantes indexadas

Para principiantes Todo

Abierto Todos

10 issues abiertos indexados

Bad Header in hello_pl.c Abierto

Dificultad 2/5 1-3 horas Aptitud para principiantes 45/100

Xilinx/Embedded-Design-Tutorials#71 · Abierto el 11/2/2026
ref_files Example 5: testapp_r5.c contains old DEVICE_ID definitions instead of BASE_ADDR for XPAR_XUARTPS_ Abierto

Dificultad 1/5 Menos de una hora Aptitud para principiantes 48/100

Xilinx/Embedded-Design-Tutorials#69 · Abierto el 27/10/2025
Hello World UART output garbled on Alveo U25 Abierto

Dificultad 4/5 3-5 días Aptitud para principiantes 25/100

Xilinx/Embedded-Design-Tutorials#67 · Abierto el 20/8/2025
timer_psled_r5.c is broken Abierto

Dificultad 3/5 1-2 días Aptitud para principiantes 35/100

Xilinx/Embedded-Design-Tutorials#65 · Abierto el 1/5/2025
cdma_app.c does not work correctly Abierto

bug

Dificultad 2/5 1-3 horas Aptitud para principiantes 55/100

Xilinx/Embedded-Design-Tutorials#52 · 3 comentarios · Abierto el 9/8/2024
using petalinux 2021.2 vitis 2021.2 image from eMMC (sd0) image.ub read by u-boot takes a long time (~19sec): Trying to load boot images from mmc0 286172648 bytes read in 18889 ms (14.4 MiB/s) how can i significantly increase transfer rate? Abierto

Dificultad 4/5 3-5 días Aptitud para principiantes 28/100

Xilinx/Embedded-Design-Tutorials#47 · Abierto el 30/8/2023
Fix links Abierto

Xilinx/Embedded-Design-Tutorials#42 · 1 comentario · 1 asignado · Abierto el 9/2/2023
Zynq7000-EDT tutorial ref file/example3 directory missing Abierto

Xilinx/Embedded-Design-Tutorials#35 · 1 comentario · 1 asignado · Abierto el 11/1/2023
Wrong link for SmartLynq+ Abierto

Dificultad 1/5 Menos de una hora Aptitud para principiantes 45/100

Xilinx/Embedded-Design-Tutorials#27 · Abierto el 9/5/2022
need to uncheck "Generate SD card image" in "debuggable fsbl" Abierto

Dificultad 2/5 1-3 horas Aptitud para principiantes 45/100

Xilinx/Embedded-Design-Tutorials#26 · Abierto el 31/3/2022

Xilinx/Embedded-Design-Tutorials

Recibe los nuevos issues en tu correo