ERC-IIITH/Verilog-Library
Auf GitHub ansehenComprehensive hardware library in Verilog for hardware primitives
- Sterne
- 4
- Forks
- 11
- Offene Anfänger-Issues
- 0
- Indexierte Issues
- 1
- Vorherrschende Sprache
- Verilog
- Lizenz
- MIT
- Letzter GitHub-Push
- 30.10.2021
- Zuletzt indexiert
- 15.9.2026
- Beitragsleitfaden
- Beitragsleitfaden
- Verhaltenskodex
- Kein Verhaltenskodex
- Anfänger-Labels
- good first issue
- PR-Merge-Kennzahlen
- Keine gemergten PRs in 30 T.
-
Gates Offengood first issue
ERC-IIITH/Verilog-Library#5 · 6 Kommentare · 0 Reaktionen · 2 zugewiesene Personen ·