AntonioBerna / AntonioBerna/learn-verilog

Create Table of Contents 🚀

Ouverte
#1 0 commentaires 0 réactions 1 personne assignée Réclamée par @AntonioBerna Voir sur GitHub
documentation enhancement good first issue
Langage dominant
Verilog
Étoiles
0
Forks
0
Aucune PR mergée en 30 j

Description

Cette issue n'a pas de description.

Guide de contribution

Aucun guide de contribution indexé pour ce dépôt

Évaluation

Cette issue n'a pas encore été évaluée.

Recevez les nouvelles issues par e-mail

Un résumé court des issues GitHub adaptées aux débutants.