HDL Design 🔌

未關閉

#2 建立於 2026年3月27日 0 則留言 0 個 reaction 已指派 1 人已被 @AntonioBerna 認領在 GitHub 檢視

enhancement good first issue

描述

Create an HDL description of CHIP-8 for FPGA board using VHDL, Verilog and SystemVerilog.

這個儲存庫沒有索引到貢獻指南

這個 Issue 還沒有評估資料。

精選適合新手參與的 GitHub issue 摘要。