AntonioBerna / AntonioBerna/ciotto
HDL Design 🔌
Offen
enhancement
good first issue
- Vorherrschende Sprache
- C
- Sterne
- 0
- Forks
- 0
- PR-Merge-Kennzahlen
- Keine gemergten PRs in 30 T.
Beschreibung
Create an HDL description of CHIP-8 for FPGA board using VHDL, Verilog and SystemVerilog.
Beitragsleitfaden
Für dieses Repository ist kein Beitragsleitfaden indexiert
Bewertung
Dieses Issue wurde noch nicht bewertet.