Propietario
lowRISC
35 repositorios indexados · Ver en GitHub
-
opentitan
OpenTitan: Open source silicon root of trust
SystemVerilog · 3648 estrellas
-
ibex
Ibex is a small 32-bit RISC-V CPU core with high-level of verification (previously known as zero-riscy)
SystemVerilog · 2062 estrellas
-
lowrisc-chip
The root repo for lowRISC project and FPGA demos.
SystemVerilog · 601 estrellas
-
style-guides
lowRISC Style Guides
541 estrellas
-
riscv-llvm
RISC-V support for LLVM projects (LLVM, Clang, ...)
Shell · 277 estrellas
-
muntjac
64-bit multicore Linux-capable RISC-V processor
SystemVerilog · 121 estrellas
-
ibex-demo-system
A demo system for Ibex including debug support and some peripherals
C · 99 estrellas
-
lowrisc-fpga
Untethered (stand-alone) FPGA implementation of the lowRISC SoC
C · 56 estrellas
-
sonata-system
A full micro-controller system utilizing the CHERIoT Ibex core, part of the Sunburst project funded by UKRI
C++ · 54 estrellas
-
lowrisc-toolchains
UNSUPPORTED INTERNAL toolchain builds
Shell · 49 estrellas
-
ot-sca
Side-channel analysis setup for OpenTitan
Jupyter Notebook · 43 estrellas
-
mocha
CHERI-enabled secure enclave that can be integrated as a subsytem on a system on chip.
SystemVerilog · 38 estrellas
-
hjson_to_gantt
A Python script to generate a Gantt chart from a (H)JSON input
Python · 34 estrellas
-
riscv-compliance
TEMPORARY FORK of the riscv-compliance repository
C · 34 estrellas
-
ethernet
Open-source memory-mapped Ethernet MAC for FPGA with RGMII interface
SystemVerilog · 23 estrellas
-
lowrisc-nexys4
FPGA demo for Digilent NEXYS 4 board
Tcl · 22 estrellas
-
sunburst-chip
An open silicon CHERIoT Ibex microcontroller chip
C · 19 estrellas
-
synfi
OpenTitan FI formal verification framework
Python · 18 estrellas
-
ibex-demo-system-labs
Labs for the Ibex Demo System
C · 18 estrellas
-
Rust · 17 estrellas
- 15 repositorios más están en Ver en GitHub
-
Dificultad 2/5 1-3 horas Aptitud para principiantes 82/100
-
Dificultad 2/5 1-3 horas Aptitud para principiantes 78/100
-
IP:otp_ctrl
Dificultad 2/5 1-3 horas Aptitud para principiantes 78/100
-
Dificultad 2/5 1-3 horas Aptitud para principiantes 72/100
-
Dificultad 2/5 1-3 horas Aptitud para principiantes 78/100
-
Dificultad 2/5 1-3 horas Aptitud para principiantes 86/100
-
Dificultad 2/5 1-3 horas Aptitud para principiantes 75/100
-
Component:Doc IP:rv_dm
Dificultad 2/5 1-3 horas Aptitud para principiantes 76/100
-
IP:otbn
Dificultad 2/5 1-3 horas Aptitud para principiantes 76/100
-
IP:otbn
Dificultad 2/5 1-3 horas Aptitud para principiantes 82/100
-
bug
Dificultad 2/5 1-3 horas Aptitud para principiantes 84/100
-
IP:dma
Dificultad 2/5 1-3 horas Aptitud para principiantes 76/100
-
IP:sram_ctrl
Dificultad 2/5 1-3 horas Aptitud para principiantes 78/100
-
Dificultad 2/5 1-3 horas Aptitud para principiantes 68/100
-
Dificultad 2/5 1-3 horas Aptitud para principiantes 68/100
-
Dificultad 2/5 1-3 horas Aptitud para principiantes 68/100
-
Dificultad 2/5 1-3 horas Aptitud para principiantes 72/100
-
[test] Versions of Verilator >= 5.0 require --timing or --no-timing options for top level sim builds Abierto
Dificultad 2/5 1-3 horas Aptitud para principiantes 72/100
-
Component:Doc
Dificultad 2/5 1-3 horas Aptitud para principiantes 64/100
-
Component:DV IP:sram_ctrl
Dificultad 2/5 1-3 horas Aptitud para principiantes 72/100
-
Dificultad 2/5 1-3 horas Aptitud para principiantes 60/100
-
Earlgrey-PROD Triaged Good First Issue
Dificultad 2/5 1-3 horas Aptitud para principiantes 78/100
-
Component:CI Earlgrey-PROD Triaged Help Wanted Type:Enhancement
Dificultad 2/5 1-3 horas Aptitud para principiantes 72/100
-
Dificultad 1/5 Menos de una hora Aptitud para principiantes 65/100
lowRISC/lowrisc-chip#178 · 1 comentario ·
-
Component:DV Earlgrey-PROD Triaged Type:Enhancement
Dificultad 2/5 1-3 horas Aptitud para principiantes 78/100
-
Component:Doc Good First Issue Type:Task
Dificultad 2/5 1-3 horas Aptitud para principiantes 68/100